“江江”通过精心收集，向本站投稿了8篇基于FPGA的高速高精度频率测量的研究，下面就是小编给大家带来的基于FPGA的高速高精度频率测量的研究，希望大家喜欢阅读!
- 目录
篇1：基于FPGA的高速高精度频率测量的研究
基于FPGA的高速高精度频率测量的研究
摘要：以FPGA为核心的高速高精度的频率测量，不同于常用测频法和测周期法。本文介绍的测频方法，不仅消除了直接测频方法中对测量频率需要采用分段测试的局际，而且在整个测试频段内能够保持高精度不变。又由于采用FPGA芯片来实现频率测量，因而具有高集成度、高速和高可靠性的特点。关键词：频率 测量 FPGA 高精度
引言
在电子测量技术中，测频是最基本的测量之一。常用的直接测频方法在实用中有较大的局限性，其测量精度随着被测信号频率的下降而降低，并且对被测信号的计数要产生±1个数字误差。采用等精度频率测量方法具有测量精度，测量精度保持恒定，不随所测信号的变化而变化；并且结合现场可编程门阵列FPGA（Field Programmable Gate Array）具有集成度高、高速和高可靠性的特点，使频率的测频范围可达到0.1Hz～100MHz，测频全域相对误差恒为1/1 000 000，
1 测频原理及误差分析
常用的直接测频方法主要有测频法和测周期法两种。(本网网收集整理)测频法就是在确定的闸门时间Tw内，记录被测信号的变化周期数（或脉冲个数）Nx，则被测信号的频率为：fx=Nx/Tw。测周期法需要有标准信号的频率fs，在待测信号的一个周期Tx内，记录标准频率的周期数Ns，则被测信号的频率为：fx=fs/Ns。这两种方法的'计数值会产生±1个字误差，并且测试精度与计数器中记录的数值Nx或Ns有关。为了保证测试精度，一般对于低频信号采用测周期法；对于高频信号采用测频法，因此测试时很不方便，所以人门提出等精度测频方法。
等精度测频方法是在直接测频方法的基础上发展起来的。它的闸门时间不是固定的值，而是被测信号周期的整数倍，即与被测信号同步，因此，测除了对被测信号计数所产生±1个字误差，并且达到了在整个测试频段的等精度测量。其测频原理如图1所示。
在测量过程中，有两个计数器分别对标准信号和被测信号同时计数。首先给出闸门开启信号（预置闸门上升沿），此时计数器并不开始计数，而是等到被测信号的上升沿到来时，计数器才真正开始计数。然后预置闸门关闭信号（下降沿）到时，计数器并不立即停止计数，而是等到被测信号的上升沿到来时才结束计数，完成一次测量过程。可以看出，实际闸门时间τ与预置闸门时间τ1并不严格相等，但差值不超过被测信号的一个周期。
设在一次实际闸门时间τ中计数器对被测信号的计数值为Nx，对标准信号的计数值为Ns。标准信号的频率为fs，则被测信号的频率为
由式（1）可知，若忽略标频fs的误差，则等精度测频可能产生的相对误差为
δ=(|fxc-fx|/fxe)×100% (2)
其中fxe为被测信号频率的准确值。
在测量中，由于fx计数的起停时间都是由该信号的上升测触发的，在闸门时间τ内对fx的计数Nx无误差（τ=NxTx）；对fs的计数Ns最多相差一个数的误差，即|ΔNs|≤1,其测量频率为
fxe=[Nx/(Ns+ΔNs)]/fs （3）
将式（1）和（3）代入式（2），并整理得：
δ=|ΔNs|/Ns≤1/Ns=1/(τ・fs)
由上式可以看出，测量频率的相对误差与被测信号频率的大小无关，仅与闸门时间和标准信号频率有关，即实现了整个测试频段的等精度测量。闸门时间越长，标准频率越高，测频的相对误差就越小。标准频率可由稳定度好、精度高的高频率晶体振荡器产生，在保证测量精度不变的前提下，提高标准信号频率，可使闸门时间缩短，即提高测试速度。表1所列为标频在10MHz时闸门时间与最大允许误差的对应关系。
表1 闸门时间与精度的关系
闸门时间/s精 度0.010.1
110 -5
10 -6
10 -7
等精度测频的实现方法可简化为图2所示的框图。CNT1和CNT2是两个可控计数器，标准频率（fs）信号从CNT1的时钟输入端CLK输入；经整形后的被测信号（fx）从CNT2的时钟输入端CLK输入。每个计数器中的CEN输入端为时钟使能端控制时钟输入。当预置门信号为高电平（预置时间开始）时，被测信号的上升沿通过D触发器的输出端，同时启动两个计数器计数；同样，当预置门信号为低电平（预置时间结束）时，被测信号的上升沿通过D触发器的输出端，同时关闭计数器的计数。
2 硬件设计
在快速测量的要求下，要保证较高精度的测频，必须采用较高的标准频率信号；而单片机受本身时钟频率和若干指令运算的限制，测频速度较慢，无法满足高速、高精度的测频要求。采用高集成度、高速的现场可编程门阵列FPGA为实现高速，高精度的测频提供了保证。
FPGA是20世纪90年代发展起来的大规模可编程逻辑器件，随着EDA（电子设计自动化）技术和微电子技术的进步，FPGA的时钟延迟可达到ns级，结合其并行工作方式，在超高速、实时测控方面有非常广阔的应用前景；并且FPGA具有高集成度、高可靠性，几乎可将整个设计系统下载于同一芯片中，实现所谓片上系统，从而大大缩小其体积。
整个测频系统分为多个功能模块，如信号同步输入、控制部件、分频和计数部件、定时、脉冲宽度测量、数码显示、放大整形和标频信号等模块。除数码管、放大整形和标频信号外，其它模块可集成于FPGA芯片中，并且各逻辑模块用硬件描述语言HDL来描述其功能，如用VHDL或AHDL来对各功能模块进行逻辑描述。然后通过EDA开发平台，对设计文件自动地完成逻辑编译、逻辑化简、综合及优化、逻辑布局布线、逻辑仿真，最后对FPGA芯片进行编程，以实现系统的设计要求。
图3所示为测频主系统框图。一片FPGA（EPF10K10LC84）可完成各种测试功能，可利用单片机完成数据处理和显示输出。在标准频率信号为60MHz的情况下，其测量精度可达到1.1×10 -8，即能够显示近8位有效数字。其中A0～A7和B0～B7为两计数器的计数值输出。计数器是32位二进制计数器（4个8位计数值）。单片机通过[R1,R0]数据读出选通端分别从这两个计数值输出端读出4个8位计数值，根据测频和测脉宽原理公式计算出频和脉冲宽度。STR为预置门启动输入；F/T为测频和测脉宽选择；CH为自校/测频选择；Fa为自校频率输入端；Fs为标准频率信号输入端；Fx为经过放大整形后的被测信号输入端；END为计数结束状态信号。
FPGA中各功能模块如图4所示。
图4中，CH1和CH2为选择器，CH1进行自校/测频选择，CH2进行测频和测脉宽选择。CONTRL1为控制模块，控制被测信号fx和标频信号fs的导通，以及两个计数器（CONTa和CONTb）的计数。CONTa和CONTb为32位计数器，分别以4个8位二进制数输出。
图4 FPGA中各功能模块
FPGA与单片机AT89C51的接口比较简单。图3中的输入/输出端与单片机连接：A[7..0]与单片机P2端口相连接；B[7..0]与单片机P0口相连接；其它输入/输出端与单片机P3口相连接。
结语
随着EDA技术和FPGA集成度的提高，FPGA不但包括了MCU（微控制器或单片机）特点，并兼有串、并行工作方式和高速、高可靠性以及宽口径适用性等诸多方面的特点。单片机完成的数据处理功能也可集成在FPGA芯片中。基于FPGA的电子系统设计仅仅是各种逻辑模块与IP核的逻辑合成和拼装。测频系统的标准信号频率的提高，可进一步提高测频的精度或缩短测频时间。
篇2：基于DSP和CPLD的高精度频率测量系统设计
基于DSP和CPLD的高精度频率测量系统设计
介绍了以CPLD(Complex Programmable Logic Device)为核心处理芯片的频率测量系统,整个系统由信号调理电路、CPLD和DSP等构成,在CPLD中设计等精度测频模块,再由DSP进行数字滤波并将采集值送至双口RAM以供上位机读取.采用CPLD 配合DSP的设计方案,具有速度高、精度高的.优点,且易于升级和扩展采集能力,具有一定的工程应用价值.
作 者：席鹏 李军 於二军 XI Peng LI Jun YU Er-jun 作者单位：中国航空计算技术研究所,陕西,西安,710068 刊 名：航空计算技术 ISTIC英文刊名：AERONAUTICAL COMPUTING TECHNIQUE 年，卷(期)：2010 40(2) 分类号：V2 关键词：频率测量 CPLD DSP篇3：高速采样测量数据处理方法研究
高速采样测量数据处理方法研究
探讨在新一代高精度测速体制下,外测数据原有处理方法应用到高采样率数据时的'缺陷,提出将原始采样数据分段、分层进行多次处理,结合二步最小二乘、等距样条拟合和区间长度自适应的时间多项式中心平滑技术,可降低每次处理的数据量,并逐步滤除周期噪声与色噪声,提高了处理结果的精度.
作 者：杨潇 谢京稳 郭军海 刘元 YANG Xiao XIE Jing-wen GUO Jun-hai LIU Yuan 作者单位：北京跟踪与通信技术研究所・北京・100094 刊 名：飞行器测控学报 ISTIC英文刊名：JOURNAL OF SPACECRAFT TT&C TECHNOLOGY 年，卷(期)：2008 27(5) 分类号：V557.5 关键词：高采样率 多项式中心平滑 样条拟舍 二步最小二乘篇4：基于数字移相的高精度脉宽测量系统及其FPGA实现
基于数字移相的高精度脉宽测量系统及其FPGA实现
摘要：采用XILINX公司的SpartanII系列FPGA芯片设计了一种基于数字移相技术的高精度脉宽测量系统，同时给出了系统的仿真结果和精度分析。与通常的脉冲计数法相比，该系统的最大测量误差减小到原来的34.2％。关键词：脉宽 测量数字 移相脉冲 计数法FPGA
在测量与仪器仪表领域，经常需要对数字信号的脉冲宽度进行测量。这种测量通常采用脉冲计数法，即在待测信号的高电平或低电平用一高频时钟脉冲进行计数，然后根据脉冲的个数计算待测信号宽度，如图1所示。待测信号相对于计数时钟通常是独立的，其上升、下降沿不可能正好落在时钟的边沿上，因此该法的最大测量误差为一个时钟周期。例如采用80MHz的高频时钟，最大误差为12.5ns。
提高脉冲计数法的精度通常有两个思路：提高计数时钟频率和使用时幅转换技术。时钟频率越高，测量误差越小，但是频率越高对芯片的性能要求也越高。例如要求1ns的测量误差时，时钟频率就需要提高到1GHz，此时一般计数器芯片很难正常工作，同时也会带来电路板的布线、材料选择、加工等诸多问题。时幅转换技术虽然对时钟频率不要求，但由于采用模拟电路，在待测信号频率比较高的情况下容易受噪声干扰，而且当要求连续测量信号的脉宽时，电路反应的快速性方面就存在一定问题。
区别于以上两种方法，本文提出另一种利用数字移相技术提高脉宽测量精度的思路并使用FPGA芯片实现测试系统。
1测量原理
所谓移相是指对于两路同频信号，以其中一路为参考信号，另一路相对于该参考信号做超前或滞后的移动形成相位差。数字移相通常采用延时方法，以延时的长短来决定两数字信号间的相位差，本文提出的测量原理正是基于数字移相技术。如图2所示，原始计数时钟信号CLK0通过移相后得到CLK90、CLK180、CLK270，相位依次相差90°，用这四路时钟信号同时驱动四个相同的计数器对待测信号进行计数。设时钟频率为f，周期为T，四个计数器的计数个数分别为m1、m2、m3和m4，则最后脉宽测量值为：
w＝[(m1+m2+m3+m4)/4]×T（1）
可以看到，这种方法实际等效于将原始计数时钟四倍频，以4f的时钟频率对待测信号进行计数测量，从而将测量精度提高到原来的4倍。例如原始计数时钟为80MHz时，系统的等效计数频率则为320MHz，如果不考虑各路计数时钟间的相对延迟时间误差，其测量的最大误差将降为原来的四分之一，仅为3．125ns。同时，该法保证了整个电路的最大工作频率仍为f，避免了时钟频率提高带来的一系列问题。
2系统实现
系统实现的最关键部分是保证送入各计数器的时钟相对延迟精度，即要保证计数时钟之间的相位差。由于通常原始时钟频率已经相对较高（通常接近100MHz），周期在10～20ns之间，因此对时钟的延迟时间只有几ns，使用普通的'延迟线芯片无法达到精度要求;同时为了避免电路板内芯片间传送延迟的影响，保证测试系统的精度、稳定性和柔性。本文采用现场可编程门阵列(FPGA)来实现所提出的测量方法。系统结构如图3所示。晶振产生原始输入时钟，通过移相计数模块后得到脉宽的测量值，测量结果送入FIFO缓存中，以加快数据处理速度，最后通过PCI总线完成与计算机的数据传输。逻辑控制用来协调各模块间的时序，保证系统的正常运行。为提高测试系统的灵活性和方便性，系统建立了内部寄存器，通过软件修改寄存器的值可以控制测试系统的启动停止，选择测量高电平或低电平等。移相计数模块、FIFO缓冲以及逻辑控制均在FPGA芯片内实现，芯片使用XILINX公司的SpartanII系列。
SpartanII系列是一款高性能、低价位的FPGA芯片，其最高运行频率为200MHz，这里选用其中的XC2S15－6（－6为速度等级）。芯片提供了四个高精度片内数字延迟锁定环路（Delay－LockedLoop，即DLL），可以保证芯片内时钟信号的零传送延迟和低的时钟歪斜（ClockSkew）；同时可以方便地实现对时钟信号的常用控制，如移相、倍频、分频等。在HDL程序设计中，可以使用符号CLKDLL调用片内DLL结构，其管脚图如图4所示。主要管脚说明如下：
CLKIN：时钟源输入，其频率范围为25～100MHz。
CLKFB：反馈或参考时钟信号，只能从CLK0或CLK2X反馈输入。
CLK?眼0｜90｜180｜270?演：时钟输出，与输入时钟同频，但相位依次相差90°。其内部定义了属性DUTY＿CYCLE＿CORRECTION，可以用来调整时钟的占空比，值为FALSE时，输出时钟占空比和输入时钟一致，值为TRUE时将占空比调整为50％。
CLK2X：时钟源倍频输出，且占空比自动调整为50％。
CLKDV：时钟源分频输出，由属性CLKDV＿DIVIDE控制N分频，N可以为1．5、2、2．5、3、4、5、8或16。
LOCKED：该信号为低电平时，表示延迟锁相环DLL还没有锁定信号，上述输出时钟信号未达到理想信号；当变为高电平时，表示锁相环已经完成信号锁定，输出时钟信号可用。若时钟源输入频率大于60MHz，则系统锁定时间大约需20μs。
利用DLL功能可以非常快速方便地构建移相计数模块，实现本文前面介绍的测量方法。移相计数模块结构如图5所示。原始时钟通过CLKDLL处理后得到的相位依次相差90°的四路时钟输出为CLK0、CLK90、CLK180和CLK270，它们分别作为四个相同的16位计数器的计数时钟，待测信号连接计数器的使能端，同时控制四个计数器的启动和停止。有了各计数器的计数结果，再通过加法器得到累加的计数个数，最后计算出信号脉宽值。
3仿真和精度分析
图6给出了FPGA芯片内部布线后用Modelsim进行仿真的结果。在RESET后就启动移相计数模块，开始对待测信号进行测量，完成一次测量后产生READY信号，同时输出测量结果，以供后续部分使用。仿真的结果证明测试系统达到设计目标。
下面进一步对系统做深入的误差分析。造成系统测量脉宽误差的来源主要有系统原理误差TS、时钟相移误差TP和信号延迟误差Td以及计数时钟抖晃TC，如图7所示。
由前所述，当80MHz晶振时钟输入时，系统原理误差TS＝3．125ns。时钟相移误差为从CLKDLL中出来的四路时钟信号之间本身的相位偏移，根据芯片提供的参数，其最大TP为200ps。计数时钟抖晃是指从CLKDLL中输出的时钟信号本身周期的偏差，其最大TC为60ps。由于计数的时钟周期数较多，故平均后其对整个系统的测量误差影响可以忽略不计。
信号延迟误差即为由于芯片内部各信号传输延迟不一致而造成的四个计数器计数的同步误差。为分析该误差情况，用ISE5．1提供的TimingAnalyzer程序对关键路径做进一步的时间分析，得到的结果如表1所示。
表1各信号到计数器的延迟分析（单位：ns）
计数器1计数器2计数器3计数器4计数时钟延迟CLK[0|90|180|270]3.2943.5623.6403.149待测信号延迟3.9624.6654.8434.767时钟相对信号延迟0.6681.1031.2031.618延迟误差TdTd=1.618-0.668=0.950
表中第一栏为从CLKDLL中出来的计数时钟到各自计数器的延迟时间，第二栏为用来控制计数器启动停止的HF信号到四个计数器的时间。由于需要的是各计数时钟间相对延迟时间，故第三栏给出时钟相对于HF信号到计数器的延迟，即为第一栏和第二栏的差值。由此得出信号延迟误差Td＝0．950ns。
故有系统测量误差Γ为：
Γ＝TS＋TP＋Td＝4.275ns（2）
即脉宽测量最大误差为±4.275ns。与脉冲计数法比较，同样的80MHz时钟输入，最大测量误差减小到原来的34.2％。
本文在数字移相技术的基础上设计了一种高精度的脉宽测量系统，使测量精度相对于脉冲计数法提高了多倍。若需进一步提高这种方法的测量精度，可以通过以下两个方面进行改进：(1)继续提高晶振频率，寻求速度更快的FPGA芯片。晶振频率越高，系统原理误差越小。(2)减小信号延迟误差。由前面可以看到，信号的延迟误差对系统精度的影响占了很大的比例。减小各计数时钟和待测信号到计数器的信号延迟的差异，可以有效地提高测量精度。由于FPGA内部信号延迟的时间均可以很方便地得到，因此在设计时可以通过调整内部各元件的放置位置以及连线来尽量减小延迟误差，或者通过添加一些门电路来增加延时以使各信号延迟时间尽可能相同。
篇5：高精度弹体姿态测量系统图像畸变校正研究
高精度弹体姿态测量系统图像畸变校正研究
在以高速数字摄像机为核心的高精度弹体姿态测量系统中,对炸弹进行姿态测量时,成像光学系统的固有特性使得数字图像存在畸变.根据像差理论建立了三次多项式的.畸变校正模型,分析比较了不同的灰度重建方法的优缺点,进行了三次卷积法的灰度重建,并进行了仿真实验.校正后的图像可用于高精度的弹体姿态测量.
作 者：冀芳 张杰 陈贝 JI Fang ZHANG Jie CHEN Bei 作者单位：中国飞行试验研究院,西安,710089 刊 名：电光与控制 ISTIC PKU英文刊名：ELECTRONICS OPTICS & CONTROL 年，卷(期)：2010 17(3) 分类号：V44 关键词：弹体姿态测量 畸变模型 畸变校正 三次多项式拟合 三次卷积法篇6：兰州黄河阶地高精度GPS测量与构造变形研究
兰州黄河阶地高精度GPS测量与构造变形研究
在综合分析兰州黄河阶地发育和分布特征的基础上,采用高精度差分GPS测量并结合1:1万DEM图形数据资料,获得了黄河兰州段南北两岸阶地平面分布图和纵横剖面对比图.结合本区黄河不同级别阶地年代测试结果,研究了其构造变形特征,获得了穿越断裂带地区的.阶地变形特点、变形带宽度、变形幅度和速率等定量参数.结果表明:兰州盆地晚第四纪的构造变形主要以褶皱隆升为主,盆地内的断裂晚第四纪无明显构造活动.
作 者：刘兴旺 袁道阳 葛伟鹏 LIU Xing-wng YUAN Dao-yang GE Wei-peng 作者单位：中国地震局兰州地震研究所,甘肃,兰州,730000;中国地震局地震预测研究所兰州科技创新基地,甘肃,兰州,730000 刊 名：西北地震学报 ISTIC PKU英文刊名：NORTHWESTERN SEISMOLOGICAL JOURNAL 年，卷(期)：2007 29(4) 分类号：P931.2 P546 关键词：兰州 黄河 阶地 构造变形 高精度GPS测量篇7：飞秒激光脉冲的谐波频率分辨光学开关法测量研究
飞秒激光脉冲的谐波频率分辨光学开关法测量研究
建立了一台谐波频率分辨光学开关法(FROG)飞秒脉冲测量装置,利用该装置进行了掺钛蓝宝石飞秒激光脉冲的测量研究.在二次谐波自相关测得的时域和频域信号基础上,结合对信号光强度分布的'计算机迭代处理,得到了有关飞秒激光电场、光谱及其相位的信息,所得脉宽与干涉测量的结果基本一致.
作 者：王兆华 魏志义 滕浩 王鹏 张杰 作者单位：中国科学院物理研究所光物理开放实验室,北京,100080 刊 名：物理学报 ISTIC SCI PKU英文刊名：ACTA PHYSICA SINICA 年，卷(期)：2003 52(2) 分类号：O4 关键词：频率分辨光学开关法(FROG) 迭代计算 飞秒激光 自相关篇8：编队卫星的状态测量方法综述及可行的高精度星间基线测量方案研究
编队卫星的状态测量方法综述及可行的高精度星间基线测量方案研究
基线高精度测量是编队卫星应用需要解决的关键技术之一.针对这个问题,文章从3个方面进行了阐述.首先,综述目前国内外常用的编队卫星状态测量手段,然后在前面分析的基础上,结合编队卫星基线的表示方法和卫星编队飞行的.特点,提出了2种可行的基线激光测量方案,并对它们各自的测量精度进行了简单地分析.从分析的结果来看,这2种方法均能实现高精度的基线测量.
作 者：刘洋 易东云 王正明 Liu Yang Yi Dongyun Wang Zhengming 作者单位：国防科技大学理学院,长沙,410073 刊 名：航天控制 ISTIC PKU英文刊名：AEROSPACE CONTROL 年，卷(期)：2006 24(3) 分类号：V4 关键词：编队卫星 状态测量 基线 激光★ 高速介绍信
基于FPGA的高速高精度频率测量的研究（整理8篇）
