基于FPGA的DDS信号源设计

“zxsm99”通过精心收集，向本站投稿了5篇基于FPGA的DDS信号源设计，下面是小编为大家整理后的基于FPGA的DDS信号源设计，仅供大家参考借鉴，希望大家喜欢!

篇1：基于FPGA的DDS信号源设计

基于FPGA的DDS信号源设计

DDS 是从相位的概念出发进行频率合成的一项新型技术.该文简要介绍了DDS 的工作原理,设计思路和实现方法.该文设计的.基于FPGA的DDS信号发生器,频率步进可以很小,切换速度快,频率控制容易,电路设计简单.

作 者：罗泉 刘芝 刘桂英 LUO Quan LIU Zhi LIU Gui-ying  作者单位：罗泉,LUO Quan(广西师范学院,物理与电子工程学院,广西,南宁,530023;广西桂能软件有限公司,广西,南宁,530023)

刘芝,LIU Zhi(广西师范学院,计算机与信息工程学院,广西,南宁,530023)

刘桂英,LIU Gui-ying(广西师范学院,物理与电子工程学院,广西,南宁,530023)

刊 名：广西师范学院学报（自然科学版） 英文刊名：JOURNAL OF GUANGXI TEACHERS EDUCATION UNIVERSITY(NATURAL SCIENCE EDITION) 年，卷(期)：2009 26(2) 分类号：P225.2 关键词：DDS   FPGA   信号发生器  

篇2：如何切换电视信号源

2014-1-24 16:18

www.znds.com/article-392-httP://1.html

摘要: 如何切换电视信号源此方法适用于各种液晶电视以下用海信电视为例1，查看盒子与电视机的链接方式，一般为HDMI，而广电盒子多为VGA输入2，按下遥控器上面的“信号源”按键，由于品牌不同，其他品牌可能为“TV”按键， ...

篇3：如何切换电视信号源

此方法适用于各种液晶电视

以下用海信电视为例

1，查看盒子与电视机的'链接方式，一般为HDMI，而广电盒子多为VGA输入

2，按下遥控器上面的“信号源”按键，由于品牌不同，其他品牌可能为“TV”按键，来选择输入信号源

根据电视上提示，用方向键选择确认信号源

篇4：用于智能天线设计的多路信号源

用于智能天线设计的多路信号源

摘要： 本文提出了一种使用直接数字合成（DDFS）的方法来模拟8路信号，用于智能天线的测试及各种通信设备的设计。以及该信号源的硬件电路板设计的一种特殊方法，使得该硬件有较强的扩展性。

关键字： 多路，信号源，DDFS，可编程器件，高速D/A

1．引言

智能天线是由多个天线单元组成的天线阵列，但是传统的波形发生器多为两路，无法模拟智能天线所接收到的阵列信号。本文研制的多通路信号源，能同时产生独立且时钟同步的8路信号。通过可视化的操作界面对各阵元天线的波形进行设计。系统采用了板卡分离的设计使得系统有较强的扩展性，方便了工程人员对通信设备的各种设计。

2．系统基本原理

系统框图如图（1）所示。本系统采用DDFS的方法产生所需波形。PLD用于地址累加，RAM 用于波形存储，本系统采用51系列的单片机进行接口的控制。51系列单片机虽然是8位的单片机，但却是一个十分经典通用的单片机系列。它的操作简单，特别是与计算机的串口的连接，完全不用理会底层的操作。但是它也有一个致命的弱点――运行速度较低，计算性能较低，完全无法和具有流水指令集的DSP相比，因此无法直接使用它实现DDFS频率合成，所以须采用计算机生成波形数据，使用较高频率下工作的PLD器件推动RAM阵列合成所需的信号。

系统里波形存储没有采用一般的单一存储器的存储方法，因为在较高频率下无法使用非易失性存储器，若使用高速存储器SRAM，则在二次加电后数据将会丢失。这里使用了双存储器方法，即同时使用FLASH和SRAM存储数据，所需数据通过计算机计算后经串行口或USB口下载到FLASH中。以后每次加电，数据再从FLASH转移到高速RAM中进行DDFS合成。这样就可以弥补两者的不足。

前面已经介绍了本系统所使用的双存储器机制，这里再介绍一下各存储器的选型及工作方式。FLASH使用W29C040，它的写操作是按页操作，每页256个字节，容量为512K字节。SRAM使用的是ALLIANCE的AS7C3256-15，容量32K字节，速度为15 。经过电脑计算软件计算所得的数据经过计算机串口或USB口下载到系统板中，在每次加电后数据再从FLASH转存到RAM中。

在计算机下载中数据又分为从串口下载和USB口下载，数据如果从串口下载首先必须下载到RAM中，再一页一页的写到FLASH中，因为串口速率最高为128000波特率，接收一个字节的最短时间为 ，单片机在写完一个字节后写线就升高，由参考资料的时序可以看出若FLASH写线变高时间过长就会进入内部的写操作，因此接下载的数据将无法写入FLASH。为此必须先把256个字节数据写到RAM中再从RAM写到FLASH。如果使用USB接口，只要设置在高速状态下就可以直接写FLASH。

系统所采用的RAM数据位只有8位，而DA为12位所以必须由2片RAM合成一个12位的数据。但是如果这样，其中一片RAM 要丢掉一半的存储空间，所以使用3片RAM提供共24位数据给2片DA，这样节省了RAM空间，其电路如图（2）

系统的USB接口采用飞利浦的USB接口芯片PDIUSBD12。PDIUSBD12是一片USB接口芯片它可以把串行数据转换为8位的并行数据，符合通用串行总线USB 1.1 版规范，集成了FIFO存储器收发器以及电压调整器，可与任何外部微控制器/微处理实现高速并行接口2M 字节/秒，完全自治的直接内存存取DMA 操作，集成320 字节多结构FIFO 存储器，主端点的双缓冲配置增加了数据吞吐量并轻松实现实时数据传输，在批量模式和同步模式下均可实现1M 字节/秒的数据传输速率。

由于微处理器速度限制和数字滤波器运算量的要求，系统通常在中频部分进行数字化，然后再进入DSP进行处理。因此该系统产生的8路模拟信号最高输出为10.7MHz。理论上只要相位累加器的位数足够大相位分辨率可以足够精确，但综合考察目前存储器、计数器的技术水平，选择D/A转换速率不小于要求输出基带最高频率的四倍则。这里选取了AD9752。此芯片是美国AD公司生产的高性能DA器件。它是TxDACTM系列成员之一，其分辨率为12位，速率可达100MHz，它采用单一电源供电，范围为2.7-5.5V。 AD9752采用先进的COMS工艺。边缘触发锁存和1.2V的带补偿的内置参考电压，提供了完整的单片DAC解决方案。AD9752是差分电流输出，满量程为20mA，输出阻抗大于100kΩ。它的差分电流输出，支持单端或差分应用。电流输出可直接与电阻连接提供两个互补的`单端电压输出，也可直接输入变压器，输出电压为1.25V。由于DA的时钟是在上升沿锁存数据，因此D/A数据的输入要考虑到在同时钟源下，会与下降沿锁数据的器件存在一个脉冲的时延，因此在它的时钟端加入了一个非门进行时钟的翻转。DA输出的信号须加以低通滤波器平滑信号，但由于所需信号为一个10.7M的带通信号所以可以用一个带通滤波器代替。

PLD使用的是MAX7128-15，在设计时使用了图形化参数宏模块（LPM）和硬件描述语言（AHDL）相结合的方法。PLD内部框图如图（3）。其中外部数据总线用于连接单片机的地址和数据总线。由于系统共用一套总线所以总线控制主要是进行总线的仲裁，使单片机不会与相位累加器产生总线上的碰撞。地址，数据总线用于连接RAM地址和数据总线，地址译码用于选择各个RAM。

3．电路板设计

在电路板的设计中发现，如果使用一块电路板则布线过长且有较多的信号反射。而且系统时钟走线很难达到一致。纵观此系统发现，此系统电路单元重复较多。所以采用了板卡分离的设计方法，即把单片机和可编程器件作为系统主板如图（4）左，而把DA和RAM作为一块扩展卡，每个扩展卡上有两路输出信号，通过总线扩展把他们连接起来。这样就可使用不同的扩展卡实现不同的系统功能，为系统更进一步的开发提供了很宽的空间。此外这样的设计也减小了系统的体积，提高了单元电路的利用率。

4．软件设计

控制程序设计

在单片机上所需实现的主要是各种端口的控制，没有较复杂的算法，因此只给出了程序的流程图，其中包括中断处理程序和上电复位初始化程序两部分。在初始化的时候对USB的初始化稍复杂，须进行USB总线的枚举，同步断点使能，模式设置等。各流程如图（5）

系统软件设计

系统软件采用VB编写，主要是完成数据的下载和波形的计算。对于数据的下载主要是对串口和USB的操作。在VB中有大量的控件可使用，使得各种操作变得简单。在下载程序中主要使用了Microsoft comm Control控件控制串行口的数据下载，这里得串口采用定时中断的方式发送数据。这是因为在单片机端为了设计简单没有进行数据的流控，因此数据可能会丢失。对于USB的操作VB需要调用Creatfile，CreatFile()，WriteFile()，ClosseFile()等API函数。调用这些API需要进行申明，但是它的申明与C中有所不同，具体参考了VB中所带的“API文本浏览器”中的内容。系统软件除了负责下载还要负责进行波形的数据计算，此系统主要是给智能天线测试用，所以设计的软件只模拟天线阵列中8个天线接收的不同信号。它可以调整信号的数量，可以对每个信号进行幅度和相位的调整，并且可以模拟理想状态下的阵列输出信号，这样便可以与所要测试的系统进行比较。图（6）是软件界面。图中只显示了两路信号，图（7）是用示波器显示的与图（6）相对应的系统输出波形。

5．结语

这个系统方便了通信设计人员对通信设备的设计和调试。同时该系统的灵活设计使得系统又有较强的扩展功能，更换板卡就可以使系统具有不同的功能。使得系统可以方便的用于其它设备设计的调试中。

篇5：VXI总线专用中频信号源的设计

VXI总线专用中频信号源的设计

摘要：介绍了VXI总线C尺寸专用中频信号源的设计，重点描述了VXI总线接口电路和用DDS实现的幅度可控的捷变频信号源电路。该模块已成功应用于实际的VXI总线雷达自动测试系统中。

关键词：VXI 信号发生器 DDS FPGA

VXI总线系统将计算机技术、测控技术和接口技术等多种高新技术紧密结合起来，具有结构紧凑、数据吞吐能力强、可靠性强等优点，成为自动测试系统的优秀平台。直接数字合成技术（DDS）提供传统频率合成方法难以实现的高分辨率、高频率转换速度及相位的连续性，这使得DDS具有广泛的应用前景。导弹雷达导引头的研制及生产是一个相当复杂和精密的过程。为实现导引头自动测试系统，研制了VXI专用信号源模块。这里采用VXI总线专用接口芯片IT9010与可灵活配置的FPGA器件设计VXI总线接口电路，采用DDS技术直接实现幅度可控的中频信号电路。

(本网网收集整理)

一般的雷达中频目标回波信号可以简单描述为：

s（t）＝∑An・rect（αt－β）cos（2πfdt＋φ）   （1）

式中，An是回波起伏包络，rect（t）是矩形函数，α、β是目标回波参数，fd、φ是回波多普勒频率及初相。

1 模块设计

VXI专用信号源，模块包括VXI接口电路和功能电路两部分，如图1所示。VXI总线接口电路接收0槽控制器的信息。目标信息数据通过VXI总线下传到信号源模块，通过时序控制电路II控制DDS输出包含多谱勒信息的中频信号，通过时序控制电路I控制DAC输出以控制DDS输出信号幅度，从而获得含有目标参数的雷达和信号、方位差以及俯仰差中频信号三路信号。

VXI总线模块分为四种器件，寄存器基器件、消息基器件、存储器基器件和扩展基器件。寄存器基器件实现简单、成本低，这里采用VXI专用寄存器基器件接口芯片IT9010。它集成了VXI总线寄存器基器件所需的功能，配以简单辅助电路即可实现VXI总线系统初始化、地址译码、中断控制、时序控制等功能。FPGA采用ALTERA公司EP20K100芯片，其灵活的可重新配置特性为设计人员实现接口电路提供了极大的方便，并配合IT9010完成接口初始化等功能。

直接数字频率合成技术是一种先进的频率合成技术，具有简单、灵活的特点。DDS输出频率f0为：f0＝(K/2N)fclk

其中，K为频率控制字，N为DDS相位累加器字长，fclk为DDS时钟。DDS采用美国AD公司的AD9850。DDS工作时钟频率为100MHz?熏频率分辨率大于0．0233Hz，频率转换时间约为270ns。信号发生电路由FPGA构成的'时序控制电路I与AD9850电路构成，频率控制字由数学模型产生，通过VXI接口传送到DDS，输出指定频率的中频信号。DDS采用串并行工作方式，频率控制字写入完毕，在更新控制信号的控制下，输出新的频率值信号。如果相位控制位的数据没有改变，则输出频率的相位是连续的，这是DDS的一个突出的优点。

通过改变AD9850配置脚Rset中流过的电流可以直接控制DDS输出幅度，幅度控制电路由FPGA构成的时序控制电路II、DAC和DDS电路构成。幅度控制量由数学模型产生，其符号表示角误差信号相位，通过控制DDS相位控制字来确定DDS输出信号移相＋π／2或－π／2；幅度控制量大小与角误差信号大小成正比，通过VXI接口由DAC电路转换成模拟信号来控制DDS输出信号幅度，从而获得含有目标参数的和、方位差以及俯仰差三路中频信号。幅度控制电路如图2所示。

图3 输出信号频谱及相位噪声图

2 测试结果

VXI信号源模块采用4层电路板设计，采取了隔离、滤波、屏蔽等电磁兼容措施，取得了比较好的指标。用Agilent频谱仪E44401对模块产生的中频标准正弦信号进行测试，相位噪声优于－100dBc／Hz，输出信号幅度为－50dBm～10dBm可调，分辨率为1dBm。若外接HP8496B衰减器，输出信号幅度可以达到－130dBm。输出频谱及相位噪声如图3所示。

将电子技术领域中新的研究成果（如DDS、FPGA和DSP等技术）不断应用于仪器系统中，必将简化仪器设计，提高仪器性能，降低仪器造价。VXI总线仪器有着传统仪器不可比拟的优点，在自动测试等领域中得到了广泛的应用。本文研制的基于VXI总线的C尺寸专用中频信号源模块已成功应用于实际的VXI总线雷达自动测试系统中。

★ 横幅标语设计

★ 教学策略设计

★ 英语教学设计

★ 毕业论文设计

★ 设计标语

★ 设计教案

★ 说课稿设计

★ 设计计划书模板

★ 设计汇报

★ 英语教学设计模板