【导语】“安迪”通过精心收集，向本站投稿了9篇硬件工程师面试试题，下面是小编为大家整理后的硬件工程师面试试题，以供大家参考借鉴!
- 目录
篇1：硬件工程师面试试题
问题式面试是面试环节中的一种方式之一。所以，无论求职者应聘什么工作岗位，都会被问及很多问题。如下就应聘硬件工程师常见的面试试题：
一、现代通讯网络中广泛使用的交换方式有那两种?二、通常所说的TCP/IP协议对应于OSI模型的哪层?你认为网络模型分层有什么好处?如果让你来制订网络体系架构，你认为应该遵循什么原则?
三、两个同步的时钟信号，一个为2M，一个为8K，用双踪示波器观察两个时钟信号，这时应该用哪个信号作为触发信号，为什么?
四、逻辑设计中应尽量使用同步设计，什么叫做同步设计?异步设计能带来哪些问题?在哪些场合可以使用异步设计?
五、什么情况下需要考虑高速信号设计，常用的信号匹配方式有哪些，各优缺点?
六、提高硬件系统可靠性，应该从哪些方面进行考虑?
七、当接到一项硬件开发任务后，怎样启动工作?
推荐文章：
设计师面试问题平面设计师面试题目 服装设计师常见面试问题
篇2：硬件工程师面试试题
1、Cache的主要作用是什么，它与Buffer有何区别。
Cache即是高速缓冲存储器，是一种特殊的存储器子系统，其中复制了频繁使用的数据以利于快速访问。存储器的高速缓冲存储器存储了频繁访问的 RAM 位置的内容及这些数据项的存储地址。当处理器引用存储器中的某地址时，高速缓冲存储器便检查是否存有该地址。如果存有该地址，则将数据返回处理器;如果没有保存该地址，则进行常规的存储器访问。因为高速缓冲存储器总是比主RAM 存储器速度快，所以当 RAM 的访问速度低于微处理器的速度时，常使用高速缓冲存储器。
Cache是一个高速小容量的临时存储器，可以用高速的静态存储器芯片实现，或者集成到CPU芯片内部，存储CPU最经常访问的指令或者操作数据。
Buffer与Cache操作的对象不一样。Buffer(缓冲)是为了提高内存和硬盘(或其他I/0设备)之间的数据交换的速度而设计的。Cache(缓存)是为了提高cpu和内存之间的数据交换速度而设计，也就是平常见到的一级缓存、二级缓存、三级缓存等。
2、嵌入式微控制器、嵌入式微处理器和嵌入式DSP有什么区别。
嵌入式微控制器又称单片机，顾名思义，就是将整个计算机系统集成到一块芯片中。嵌入式微控制器一般以某一种嵌入式微处理器内核为核心，芯片内部集成ROM/EPROM、RAM、总线、总线逻辑、定时/计数器、WatchDog、I/O、串行口、脉宽调制输出、A/D、D/A、Flash RAM、EEPROM等各种必要功能和外设。为适应不同的应用需求，一般一个系列的单片机具有多种衍生产品，每种衍生产品的处理器内核都是一样的，不同的是存储器和外设的配置及封装。这样可以使单片机最大限度地和应用需求相匹配，功能不多不少，从而减少功耗和成本。
和嵌入式微处理器相比，微控制器的最大特点是单片化，体积大大减小，从而使功耗和成本下降、可靠性提高。微控制器是目前嵌入式系统工业的主流。微控制器的片上外设资源一般比较丰富，适合于控制，因此称微控制器。
嵌入式DSP处理器(Embedded Digital Signal Processor, EDSP)对系统结构和指令进行了特殊设计，使其适合于执行DSP算法，编译效率较高，指令执行速度也较高。在数字滤波、FFT、谱分析等方面DSP算法正在大量进入嵌入式领域，DSP应用正从在通用单片机中以普通指令实现DSP功能，过渡到采用嵌入式DSP处理器。嵌入式DSP处理器有两个发展来源，一是DSP处理器经过单片化、EMC改造、增加片上外设成为嵌入式DSP处理器，TI的TMS320C20xx /C5000等属于此范畴;二是在通用单片机或SOC中增加DSP协处理器，例如Intel的MCS-296和Infineon(Siemens)的TriCore。
篇3：硬件工程师面试试题
BLOCKING和NONBLOCKING 赋值的区别。
答：非阻塞赋值：块内的赋值语句同时赋值，一般用在时序电路描述中;阻塞赋值：完成该赋值语句后才能做下一句的操作，一般用在组合逻辑描述。
篇4：硬件工程师面试试题
What is PC Chipset?
芯片组(Chipset)是主板的核心组成部分，按照在主板上的排列位置的不同，通常分为北桥芯片和南桥芯片。北桥芯片提供对CPU的类型和主频、内存的类型和最大容量、ISA/PCI/AGP插槽、ECC纠错等支持。南桥芯片则提供对KBC(键盘控制器)、RTC(实时时钟控制器)、USB(通用串行总线)、Ultra DMA/33(66)EIDE数据传输方式和ACPI(高级能源管理)等的支持。其中北桥芯片起着主导性的作用，也称为主桥(Host Bridge)。除了最通用的南北桥结构外，目前芯片组正向更高级的加速集线架构发展，Intel的8系列芯片组就是这类芯片组的代表，它将一些子系统如IDE接口、音效、MODEM和USB直接接入主芯片，能够提供比PCI总线宽一倍的带宽，达到了266MB/s。
篇5：硬件工程师面试笔试题
笔试是一种与面试对应的测试，是用以考核应聘者特定的知识、专业技术水平和文字运用能力的一种书面考试形式。这种方法可以有效的测量应聘人的基本知识、专业知识、管理知识、综合分析能力和文字表达能力等素质及能力的差异。下面是硬件工程师面试笔试题。
硬件工程师笔试问题
1.基尔霍夫定理的内容是什么？（仕兰微电子）
2.a.基尔霍夫电流定律：在电路的任一节点，流入、流出该节点电流的代数和为零
3.b.基尔霍夫电压定律：在电路中的任一闭合电路，电压的代数和为零。
2.平板电容公式(C=εS/4πkd)。
Ε为介质常数， S为平板面积 d为两平板间距
3.三极管曲线特性。
静态工作点 直流和交流 饱和失真和截止失真 死区电压 交越失真
4.描述反馈电路的概念，列举他们的应用。
反馈，就是在电子系统中，把放大电路中的输出量（电流或电压）的一部分或全部，通过一定形式的反馈取样网络并以一定的方式作用到输入回路以影响放大电路输入量的过程。包含反馈作用的放大电路称为反馈放大电路。
反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。
负反馈对放大器性能有四种影响：a.降低放大倍数 b.提高放大倍数的稳定性,由于外界条件的变化（T℃，Vcc，器件老化等），放大倍数会变化，其相对变化量越小，则稳定性越高。C.减小非线性失真和噪声 d 改变了放大器的输入电阻Ri和输出电阻Ro 。
对输入电阻ri的影响：串联负反馈使输入电阻增加，并联负反馈使输入电阻减小。
对输出电阻ro的影响：电压负反馈使输出电阻减小，电流负反馈使输出电阻增加。
负反馈的应用：电压并联负反馈，电流串联负反馈，电压串联负反馈和电流并联负反馈。
电压负反馈的特点：电路的输出电压趋向于维持恒定。
电流负反馈的特点：电路的输出电流趋向于维持恒定。
引入负反馈的一般原则为：
a. 为了稳定放大电路的静态工作点，应引入直流负反馈；为了改善放大电路的动态性能，应引入交流负反馈（在中频段的极性）。
b. 信号源内阻较小或要求提高放大电路的输入电阻时，应引入串联负反馈；信号源内阻较大或要求降低输入电阻时，应引入并联系反馈。
c. 根据负载对放大电路输出电量或输出电阻的要求决定是引入电压还是电流负反馈。若负载要求提供稳定的信号电压或输出电阻要小，则应引入电压负反馈；若负载要求提供稳定的信号电流或输出电阻要大，则应引入电流负反馈。
d. 在需要进行信号变换时，应根据四种类型的负反馈放大电路的功能选择合适的组态。例如，要求实现电流――电压信号的转换时，应在放大电路中引入电压并联负反馈等。
5.有源滤波器和无源滤波器的区别
无源滤波器：这种电路主要有无源元件R、L和C组成，但是过渡带太长，主要用于高频，电感体积相对较大 相互级联会有影响
有源滤波器：集成运放和R、C组成，具有不用电感、体积小、重量轻等优点。
集成运放的开环电压增益和输入阻抗均很高，输出电阻小，构成有源滤波电路后还具有一定的电压放大和缓冲作用。但集成运放带宽有限，所以目前的有源滤波电路的工作频率难以做得很高。
6.什么是负载 ?什么又是带负载能力?
把电能转换成其他形式的能的装置叫做负载。对于不同的负载，电路输出特性（输出电压，输出电流）几乎不受影响，不会因为负载的剧烈变化而变，这就是所谓的带载能力
如射极跟随器，放在输出端，加上拉电阻，可以提高驱动能力
7.什么是输入电阻和输出电阻 ?
在独立源不作用（电压源短路，电流源开路）的情况下，由端口看入，电路可用一个电阻元件来等效。这个等效电阻称为该电路的输入电阻。从放大电路输出端看进去的等效内阻称为输出电阻Ro。
输入电阻和输出电阻的求解：
输入电阻 ：输入电压与输入电流的比值
输出电阻 ：2中方法 1、开路电压与短路电流之比
2、激励电源短路 加压法 外接电压
8. 电压源、电流源是集成电路中经常用到的模块，请画出你知道的线路结构，简单描述 其优缺点。 对于一个理想的电压源（包括电源），内阻应该为0，或理想电流源的阻抗应当为无穷大。
9.什么叫差模信号？什么叫共模信号？画出差分电路结构
两个大小相等、极性相反的一对信号称为差模信号。差动放大电路输入差模信号（uil =-ui2）时，称为差模
输入。两个大小相等、极性相同的一对信号称为共模信号。差动放大电路输入共模信号（uil =ui2）时，称
为共模输入。在差动放大器中，有用信号以差模形式输入，干扰信号用共模形式输入，那么干扰信号将被抑制的很小。 共模抑制比：KCMR?
AdAc
下面的恒流源可以用三极管代替 如图
10.怎样理解阻抗匹配？
阻抗匹配是指信号源或者传输线跟负载之间的一种合适的搭配方式。阻抗匹配分为低频和高频两种情况讨论。
低频：当负载电阻跟信号源内阻相等时，负载可获得最大输出功率，这就是我们常说的阻抗匹配之一。对于纯电阻电路，此结论同样适用于低频电路及高频电路。当交流电路中含有容性或感性阻抗时，结论有所改变，就是需要信号源与负载阻抗的的实部相等，虚部互为相反数，这叫做共扼匹配。
在高频电路中，如果传输线的特征阻抗跟负载阻抗不相等（即不匹配）时，在负载端就会产生反射。为了不产生反射，负载阻抗跟传输线的特征阻抗应该相等，这就是传输线的阻抗匹配。
11. 偏置：在电路某点给一个参考分量，使电路能适应工作需要。
有直流偏置交流偏置 三极管的交流需要放大时需要提供直流偏置 也就是静态工作点
消除交越失真其实也是给的直流偏置使其微导通
12. 画电流偏置的产生电路，并解释。
偏置电路:以常用的共射放大电路说吧，主流是从发射极到集电极的IC，偏流就是从发射极到基极的IB。相对与主电路而言，为基极提供电流的电路就是所谓的偏置电路。偏置电路往往有若干元件，其中有一重要电阻，往往要调整阻值，以使集电极电流在设计规范内。这要调整的电阻就是偏置电阻。
13. 偏置电阻：在稳态时（无信号）通过电阻为电路提供或泄放一定的电压或电流，使电路满足工作需求，或改善性能。
14. 什么是电压放大?什么是电流放大? 什么是功率放大?
电压放大就是只考虑输出电压和输入电压的关系。比如说有的信号电压低，需要放大后才能被模数转换电路识别，这时就只需做电压放大。
电流放大就是只考虑输出电流于输入电流的关系。比如说，对于一个uA级的信号，就需要放大后才能驱动一些仪器进行识别（如生物电子），就需要做电流放大。
功率放大就是考虑输出功率和输入功率的关系。
其实实际上，对于任何以上放大，最后电路中都还是有电压，电流，功率放大的指标在，叫什么放大，只是重点突出电路的作用而已。
可以联系到场效应管和晶体管的区别 场效应管是由电压控制 而晶体三极管是电流控制电流
15. 推挽结构的实质是什么?
一般是指两个三极管分别受两互补信号的控制,总是在一个三极管导通的时候另一个截止.要实现线与需要用OC(open collector)门电路 .如果输出级的有两个三极管，始终处于一个导通、一个截止的状态，也就是两个三级管推挽相连，这样的电路结构称为推拉式电路或图腾柱（Totem-pole）输出电路]
也是互补对称电路提高驱动能力
16. RC振荡器的构成和工作原理
由放大器和正反馈网络两部分构成。反馈电路由三节RC移相网络构成（图3），每节移相不超过90°，对某一频率共可移相180°，再加上单管放大电路的反相作用即可构成正反馈，产生振荡。移相振荡器电路简单，适于轻便型测试设备和遥控设备使用，但输出波形差，频率难于调整，幅度也不稳定。
17. 电路的谐振
如果外加交流电源的频率和L-C回路的固有频率相同时，回路中产生的
电流最大，回路L中的磁场能和C中的电场能恰好自成系统，在电路内
部进行交换，最大限度的从电源吸取能量，而不会有能量返回电源，这
就叫谐振。
18.描述CMOS电路中闩锁效应产生的过程及最后的结果？
Latch-up 闩锁效应，又称寄生PNPN效应或可控硅整流器( SCR, Silicon
Controlled Rectifier )效应。在整体硅的CMOS管下，不同极性搀杂的区
域间都会构成P-N结，而两个靠近的反方向的P-N结就构成了一个双极型的晶体三极管。因此CMOS管的下面会构成多个三极管，这些三极管自身就可能构成一个电路。这就是MOS管的寄生三极管效应。如果电
路偶尔中出现了能够使三极管开通的条件，这个寄生的电路就会极大的影响正常电路的运作，会使原本的
MOS电路承受比正常工作大得多的电流，可能使电路迅速的烧毁。Latch-up状态下器件在电源与地之间形成短路，造成大电流、EOS（电过载）和器件损坏。
MOS管电压5V或12N 而TTL是0~3.6V
19. 选择电阻时要考虑什么？
考虑电阻的 阻值（最大，最小） 熔点 是否方便安装 功耗 体积 封装 精度 价格
20. 电路的谐振
如果外加交流电源的频率和L-C回路的固有频率相同时，回路中产生的电流最大，回路L中的磁场能和C中的电场能恰好自成系统，在电路内部进行交换，最大限度的从电源吸取能量，而不会有能量返回电源，这就叫谐振。
[硬件工程师面试笔试题]
篇6：硬件工程师的面试试题七则
一．现代通讯网络中广泛使用的交换方式有那两种？
二．通常所说的TCP/IP协议对应于OSI模型的哪层？你认为网络模型分层有什么好处？如果让你来制订网络体系架构，你认为应该遵循什么原则？
三．两个同步的时钟信号，一个为2M，一个为8K，用双踪示波器观察两个时钟信号，这时应该用哪个信号作为触发信号，为什么？
四．逻辑设计中应尽量使用同步设计，什么叫做同步设计？异步设计能带来哪些问题？在哪些场合可以使用异步设计？
五．什么情况下需要考虑高速信号设计，常用的信号匹配方式有哪些，各优缺点？
六．提高硬件系统可靠性，应该从哪些方面进行考虑？
篇7：高级硬件工程师笔试题
简答题
1:用FSM实现101101的序列检测模块，
2:FPGA和ASIC的概念，他们的区别
3:逐次渐近型编码器中，11位线性解码网络的作用是什么?
4:在数据段中，WEEK是星期一~星期日的英语缩写，DAY单元中有数1~7(1表示星期一，7表示星期日)：
WEEK DB AMON@,ATUE@,AWED@,ATHU@,AFRI@,ASAT@,ASUN@
DAY DB X ;数字1~7
试编写一源程序，根据DAY的内容用单个字符显示功能调用(2号功能)去显示对应的英文缩写。
5:关键字volatile有什么含意?并给出三个不同的例子。
6:要用一个开环脉冲调速系统来控制直流电动机的转速，程序由8051完成，
简单原理如下：由P3.4输出脉冲的占空比来控制转速，占空比越大，转速越快;而占空比由K7-K0八个开关来设置，直接与P1口相连(开关拨到下方时为“0”，拨到上方时为“1”，组成一个八位二进制数N)，要求占空比为N/256。
7:简述CMOS工艺流程。
8:信道带宽200kHz，信噪比10dB，求信道波特率?
9:一电源和一段传输线相连(长度为L，传输时间为T)，画出终端处波形，考虑传输线无损耗。给出电源电压波形图，要求绘制终端波形图。
10:Name 3 Vehicle Buses.
11:把2个非压缩BCD码组合为一个压缩BCD码，并存入DA3中。
DA1 DB ×× ;高位非压缩BCD码
DA2 DB ×× ;低位非压缩BCD码
DA3 DB ?
本文来自面试题库。
篇8：it工程师面试试题
IT工程师是从事IT相关工作的人员的统称。本文将介绍it工程师面试试题。
it工程师面试试题：
1.什么是windows域管理策略，有哪些;
2.cisco的系列机型有哪些;
3.linux系统的优点是什么;
4.ceotos server版与桌面版有什么不同;
5.要求你深入的说一下linux的服务;
6.介绍一下svn;
7.对集群的认识;
面试经历：
中午直接打电话让我第二天去西门子大厦面试，说到了门口打电话会有人接我进去。
第一次去西门子大厦，到了以后按照百度地图从地铁望京南站A口出走了一个街区远远就能看到高大上的西门子大厦。心里那个澎湃啊!
到了以后再大门前有一个地方需要做登记，你把信息登记一下 他帮你叫部门的人出来接你进去，还有发一个visitor的证件才能进，管理很严。
然后是是部门里一个同事样子的人出来接我上楼。在三楼。上去以后等了一会，leader直接叫我过去去办公室里谈。
一开始自我介绍，然后介绍部门是做客户服务下的技术支持的。分热线支持和网站支持 然后介绍岗位要求。主要是时间的问题问了很多。感觉时间能保证好就没问题了。可惜她要求能保证去半年，但我的情况连续去半年可能不行。 其他介绍了一下工资的什么的。 十多分钟就搞定了。
【职业功能】
1、负责研发公司应用软件的模块设计、开发和交付
2、负责编码，单元测试
3、按照功能组件的详细设计
4、对其他软件工程师的代码进行审核
5、参与新知识的学习和培训
6、修复程序BUG
7、参与与其业务相关的需求变更评审
8、完成上级交办的其他事宜
9、编写技术设计文档
篇9：迈瑞硬件工程师笔试题
如果想要应聘迈瑞的硬件工程师，那么下面的笔试题，你能做对多少题？
1、某存储器地址线长度为行10和列8，每个单位32bit，存储量是 __ Byte。
2、给出描述，判断三极管的工作状态。
3、摩尔定律是什么，对硬件开发有何影响。
4、八位二进制补码表示范围 __ 到 __ 。两个补码表示的数11110101和00001011积是多少 __ (十进制) __ (十六进制) __ (八进制)。
5、一个简单的运放电路(放大倍数为有限值!)的输出。
6、RLC振荡电路，关于电流i(t)的输入方程和输出方程(U=10 V，R=100 Ohm，L=0.1 H，C=1uF，初始状态为0)。
7、英译中：关于嵌入式系统。
8、智力题
有甲乙车站，之间有丙车站，甲乙均每隔10分钟发车一次，但两站发车时间不一定一致。某人下班后去丙站，哪趟车先到坐哪趟。100天中，大
约90天到达甲站，10天到达乙站。问丙站列车时刻表。
9、三选一，可多做
(一)已给出一个系统的对数幅频特性折线图(比较简单)，问：
(1)f=1000Hz时，20lg|A|~=?fai=?
(2)引入负反馈1(对传输函数影响忽略)，是否震荡?
(3)保证系统稳定，负反馈最大多少?
★ 测试工程师笔试题
★ 奥美面试试题
硬件工程师面试试题（共9篇）
